English
Magyar
Újrafordítás nélküli FPGA debug módszerek (Ericsson)
Tanszéki konzulens:
 PhD student
Szoba: IE 335 |
A kiírás adatai
A téma státusza:
Korábbi (jelenleg nem aktív, de látszik)
Kiírás éve:
2014
A kiírás jellege:
önálló labor, szakdolgozat/diplomaterv FPGA tervekben történő hibakereséskor nehézséget okozhat, hogy a debug periféria (például ChipScope, SignalTap) elhelyezése megváltoztatja az időzítéseket, ezáltal megszüntetve a hibát. Emellett egy nagy FPGA terv újraszintetizálása és place and route-olása sok időbe telik. A hallgató feladata a place and route utáni módosítási lehetőségek megismerése és ezek alapján egy hibakeresési módszer kidolgozása.
Submitted by Wacha Gábor on 2014. January 29. 10:53 | Last updated: 2019. January 22. 11:18