Bejelentkezés
English
Magyar
Budapesti Műszaki és Gazdaságtudományi Egyetem (BME)
,
Villamosmérnöki és Informatikai Kar (VIK)
Mesterséges Intelligencia és Rendszertervezés Tanszék
Nyitólap
Bemutatkozás
Hírek, események
Díjak, elismerések
Ismertető
Tanszéki laborok
Schnell Alapítvány
Támogatóink
Képek a tanszék életéből
Elérhetőség
Munkatársak
Munkatársak
Doktoranduszok
Oktatás
Oktatási hírek
Oktatási tevékenységünk
Képzések
Specializációk
Tantárgyak
Alapképzés
Mesterképzés
Doktori képzés
Választható tárgyak
Témakiírások
Témalabor
Önálló labor
Szakdolgozat és diplomaterv
Tehetséggondozás
Szakképzés
Szakmai gyakorlat
Kutatás
Csoportok
Projektek
Szakmai előadások
Doktorandusz Miniszimpózium
Oktatás
»
Tárgyak
»
Mikrorendszerek tervezése
Logsys SP6 FPGA
Csatolt fájlok:
SimpleIO periféria leírása
Logsys SP6 AXI SimpleIO
Logsys SP6 PLB SimpleIO
Logsys SP6 AXI Mintaprojekt
Logsys SP6 PLB Mintaprojekt
8x8 Font készelt HF-hez
Lazányi János Gyula, 2015. november 30. 17:01 | Legutóbb frissítve: 2015. november 30. 17:02
Mikrorendszerek tervezése
Hivatalos kari honlap
Gyakorlatok anyaga
Házi Feladat
IE226, IE321 foglaltság
Jegyzetek
Linux labor anyagok
Logsys SP6 FPGA
© 2010-2025 BME MIT
|
Hibajelentés
|
Használati útmutató
English
Magyar
